Übung zu Betriebssysteme

Aufgabe 3: Prolog/Epilog-Modell

28. November 2024

Maximilian Ott, Dustin Nguyen, Phillip Raffeck & Bernhard Heinloth

Lehrstuhl für Informatik 4 Friedrich-Alexander-Universität Erlangen-Nürnberg





Interrupts verändern (potenziell) den Zustand des Systems

Interrupts verändern (potenziell) den Zustand des Systems

```
main(){
    while(1){
        // ...
        consume();
        // ...
    }
}
```


$$E_{\text{O}} \stackrel{\text{main()}}{\longleftarrow} E_{\text{O}} \stackrel{\text{(Anwendung)}}{\longleftarrow}$$


$$E_1$$
 (IRQ)

$$E_{\text{O}} \text{ (Anwendung)} \text{ consume()}$$

$$E_1$$
 (IRQ)







```
int buf[SIZE];
int pos = 0;
void produce(int data) {
    if (pos < SIZE)
        buf[pos++] = data;
int consume() {
    return pos > 0 ? buf[--pos] : -1;
```

Lost Update möglich!

Bewährtes Hausmittel: Mutex

```
void produce(int data) {
    mutex.lock():
    if (pos < SIZE)
        buf[pos++] = data;
    mutex.unlock();
int consume() {
    mutex.lock();
    int r = pos > 0 ? buf[--pos] : -1;
    mutex.unlock():
    return r;
```

Bewährtes Hausmittel: Mutex

Verklemmt sich!

```
void produce(int data) {
    if (pos < SIZE)
        buf[pos++] = data;
int consume() {
    int x, r = -1;
    if (pos > 0)
        do {
            x = pos;
            r = buf[x]:
        } while(!CAS(\deltapos, x, x-1));
    return r;
```

Funktioniert!

Optimistischer Ansatz

- + keine Interruptsperre
- + kann sehr effizient sein
- kein generischer Ansatz
- kann sehr kompliziert werden
- fehleranfällig


Optimistischer Ansatz

- + keine Interruptsperre
- + kann sehr effizient sein
- kein generischer Ansatz
- kann sehr kompliziert werden
- fehleranfällig

Betriebssystemarchitekt sollte Treiber- und Anwendungsentwicklern entgegenkommen → für Erfolg des Betriebsystems entscheidend


$$E_{\text{O}}^{\text{main()}}$$


$$E_1$$
 (IRQ)





 E_1 (IRQ)

















Pessimistischer Ansatz

- + einfach
- + funktioniert immer
- Verzögerung von IRQs
 - → hohe Latenz, ggf. Verlust von Interrupts
- blockiert pauschal alle IRQs

Aufspalten der IRQ-Behandlung in

Prolog erledigt das Nötigste auf E_1

Aufspalten der IRQ-Behandlung in

Prolog erledigt das Nötigste auf E_1

Epilog läuft auf neuer Ebene $\frac{1}{2}$ und übernimmt Synchronisation somit Ebene 1 / IRQs wieder frei

Aufspalten der IRQ-Behandlung in

Prolog erledigt das Nötigste auf E_1 **Epilog** läuft auf neuer Ebene $\frac{1}{3}$ und übernimmt Synchronisation

somit Ebene 1 / IRQs wieder frei

Operationen

- höhere Ebene betreten: cli
- höhere Ebene verlassen: sti
- niedrigere Ebene unterbrechen: IRQ-Leitung

bei harter Synchronisation

Aufspalten der IRQ-Behandlung in

```
Prolog erledigt das Nötigste auf E_1

Epilog läuft auf neuer Ebene \frac{1}{2} und übernimmt Synchronisation somit Ebene 1 / IRQs wieder frei
```

Operationen

- höhere Ebene betreten: cli, enter
- höhere Ebene verlassen: sti, leave
- niedrigere Ebene unterbrechen: IRQ-Leitung

bei harter Synchronisation und Prolog/Epilog-Modell

Aufspalten der IRQ-Behandlung in

```
Prolog erledigt das Nötigste auf E_1

Epilog läuft auf neuer Ebene \frac{1}{2} und übernimmt Synchronisation somit Ebene 1 / IRQs wieder frei
```


Operationen

- höhere Ebene betreten: cli, enter
- höhere Ebene verlassen: sti, leave
- niedrigere Ebene unterbrechen: IRQ-Leitung, relay

bei harter Synchronisation und Prolog/Epilog-Modell

$$E_{\frac{1}{2}}$$
 (Epilog)


$$E_1$$
 (IRQ/Prolog)




 E_1 (IRQ/Prolog)





 E_1 (IRQ/Prolog)





 E_1 (IRQ/Prolog)











Kombinierter Ansatz

- + einfaches Programmiermodell (für Anwendungsentwickler)
- + geringer Interruptverlust
- Ebene ½ ist zusätzlicher Overhead
- etwas mehr Arbeit für den Betriebssystemarchitekten

Kombinierter Ansatz


- + einfaches Programmiermodell (für Anwendungsentwickler)
- + geringer Interruptverlust
- Ebene $\frac{1}{2}$ ist zusätzlicher Overhead
- etwas mehr Arbeit für den Betriebssystemarchitekten
- → guter Kompromiss


```
main(){
    while(1){
        enter();
        consume();
        leave();
    }
}


    epilog(){
        // ...
        produce();
        // ...
}
```


$$E_{o}$$
 (Anwendung)


$$E_{\frac{1}{2}}$$
 (Epilog)




















Implementierung

Was wird gebraucht?

Was wird gebraucht?

- Guard mit enter(), leave() und relay() für Prioritätsebenen
- Epilogwarteschlange GateQueue zum Einreihen der Epiloge

Was wird gebraucht?

- Guard mit enter(), leave() und relay() für Prioritätsebenen
- Epilogwarteschlange GateQueue zum Einreihen der Epiloge

Was muss angepasst werden?

Was wird gebraucht?

- Guard mit enter(), leave() und relay() für Prioritätsebenen
- Epilogwarteschlange GateQueue zum Einreihen der Epiloge

Was muss angepasst werden?

- Unterbrechungsbehandlung (interrupt_handler) und Gate (von trigger() zu prolog() und epilog())
- alle Treiber (Keyboard)
- die Anwendung (Application)

Was wird gebraucht?

- Guard mit enter(), leave() und relay() für Prioritätsebenen
- Epilogwarteschlange GateQueue zum Einreihen der Epiloge

Was muss angepasst werden?

- Unterbrechungsbehandlung (interrupt_handler) und Gate (von trigger() zu prolog() und epilog())
- alle Treiber (Keyboard)
- die Anwendung (Application)
- alles was hart synchronisiert

Besonderheiten in MPStuBS

 Jeder Kern hat eine eigene Epilogwarteschlange (damit die Epiloge auf dem selben Kern wie deren zugehörige Prologe ausgeführt werden)

- Jeder Kern hat eine eigene Epilogwarteschlange (damit die Epiloge auf dem selben Kern wie deren zugehörige Prologe ausgeführt werden)
- Eine Gate-Instanz darf nicht mehrfach in einer Epilogwarteschlange vorkommen

- Jeder Kern hat eine eigene Epilogwarteschlange (damit die Epiloge auf dem selben Kern wie deren zugehörige Prologe ausgeführt werden)
- Eine Gate-Instanz darf nicht mehrfach in einer Epilogwarteschlange vorkommen
- Eine Gate-Instanz kann aber gleichzeitig in unterschiedlichen Epilogwarteschlangen vorkommen

- Jeder Kern hat eine eigene Epilogwarteschlange (damit die Epiloge auf dem selben Kern wie deren zugehörige Prologe ausgeführt werden)
- Eine Gate-Instanz darf nicht mehrfach in einer Epilogwarteschlange vorkommen
- Eine Gate-Instanz kann aber gleichzeitig in unterschiedlichen Epilogwarteschlangen vorkommen
- Zu jedem Zeitpunkt darf maximal ein Kern Epiloge ausführen

- Jeder Kern hat eine eigene Epilogwarteschlange (damit die Epiloge auf dem selben Kern wie deren zugehörige Prologe ausgeführt werden)
- Eine Gate-Instanz darf nicht mehrfach in einer Epilogwarteschlange vorkommen
- Eine Gate-Instanz kann aber gleichzeitig in unterschiedlichen Epilogwarteschlangen vorkommen
- Zu jedem Zeitpunkt darf maximal ein Kern Epiloge ausführen
 - → Verwendung eines big kernel lock (BKL)


- Jeder Kern hat eine eigene Epilogwarteschlange (damit die Epiloge auf dem selben Kern wie deren zugehörige Prologe ausgeführt werden)
- Eine Gate-Instanz darf nicht mehrfach in einer Epilogwarteschlange vorkommen
- Eine Gate-Instanz kann aber gleichzeitig in unterschiedlichen Epilogwarteschlangen vorkommen
- Zu jedem Zeitpunkt darf maximal ein Kern Epiloge ausführen
 - → Verwendung eines **big kernel lock** (BKL) via Ticketlock

- Jeder Kern hat eine eigene Epilogwarteschlange (damit die Epiloge auf dem selben Kern wie deren zugehörige Prologe ausgeführt werden)
- Eine Gate-Instanz darf nicht mehrfach in einer Epilogwarteschlange vorkommen
- Eine Gate-Instanz kann aber gleichzeitig in unterschiedlichen
 Epilogwarteschlangen vorkommen
- Zu jedem Zeitpunkt darf maximal ein Kern Epiloge ausführen
 - → Verwendung eines **big kernel lock** (BKL) via Ticketlock
- Korrekte Sperrreihenfolge ist extrem wichtig!





 $E_{\frac{1}{2}}$

 E_{1}





 E_{1}







 E_1









































Fragen?

Nächste Woche (6. Dezember) ist das Assembler-Seminar