Systemnahe Programmierung in C (SPiC)

20 Unterbrechungen – Nebenläufigkeit

Jürgen Kleinöder, Daniel Lohmann, Volkmar Sieh

Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebssysteme

Friedrich-Alexander-Universität Erlangen-Nürnberg

Sommersemester 2022



http://sys.cs.fau.de/lehre/SS22/spic

Nebenläufigkeit

Definition: Nebenläufigkeit

Zwei Programmausführungen A und B sind nebenläufig (A|B), wenn für einzelne Instruktionen a aus A und b aus B nicht feststeht, ob a oder b tatsächlich zuerst ausgeführt wird (a, b) oder (a, b).

- Nebenläufigkeit tritt auf durch
 - Interrupts
 - → IRQs können ein Programm an "beliebiger Stelle" unterbrechen
 - Echt-parallele Abläufe (durch die Hardware)
 → andere CPU / Peripherie greift "jederzeit" auf den Speicher zu
 - Quasi-parallele Abläufe (z. B. Fäden in einem Betriebssystem)
 - → Betriebssystem kann "jederzeit" den Prozessor entziehen
- Problem: Nebenläufige Zugriffe auf gemeinsamen Zustand



- Eine Lichtschranke am Parkhauseingang soll Fahrzeuge zählen
- Alle 60 Sekunden wird der Wert an den Sicherheitsdienst übermittelt

```
static volatile uint16_t cars;
void main(void) {
 while (1) {
    waitsec(60);
    send(cars);
    cars = 0;
```

```
photo sensor is connected
// to TNT2
ISR(INT2_vect) {
  cars++;
```

Wo ist hier das Problem?



- Szenario
 - Eine Lichtschranke am Parkhauseingang soll Fahrzeuge zählen
 - Alle 60 Sekunden wird der Wert an den Sicherheitsdienst übermittelt

```
// photo sensor is connected
// to INT2
ISR(INT2_vect) {
   cars++;
}
```

- Wo ist hier das Problem?
 - Sowohl main() als auch ISR lesen und schreiben cars
 - → Potentielle *Lost-Update*-Anomalie



- Eine Lichtschranke am Parkhauseingang soll Fahrzeuge zählen
- Alle 60 Sekunden wird der Wert an den Sicherheitsdienst übermittelt

```
void main(void) {
  while (1) {
    waitsec(60);
    send(cars);
    cars = 0;
  }
}

// photo sensor is connected
// to INT2

ISR(INT2_vect) {
    cars++;
}
cars++;
}
```

- Wo ist hier das Problem?
 - Sowohl main() als auch ISR lesen und schreiben cars
 - → Potentielle Lost-Update-Anomalie
 - Größe der Variable cars übersteigt die Registerbreite
 - → Potentielle Read-Write-Anomalie



20-IRQ-Nebenlaeufigkeit: 2022-04-13

- Lost-Update: Sowohl main() als auch ISR lesen und schreiben cars
- Read-Write: Größe der Variable cars übersteigt die Registerbreite
- Wird oft erst auf der Assemblerebene deutlich

```
main:
...
lds r24,cars
lds r25,cars+1
rcall send
sts cars+1,__zero_reg__
sts cars,__zero_reg__
```

```
INT2_vect:
... ; save regs
lds r24,cars ; load cars.lo
lds r25,cars+1 ; load cars.hi
adiw r24,1 ; add (16 bit)
sts cars+1,r25 ; store cars.hi
sts cars,r24 ; store cars.lo
... ; restore regs
```



```
main:
...
lds r24,cars
lds r25,cars+1
rcall send
sts cars+1,__zero_reg__
sts cars,__zero_reg__
```

```
INT2_vect:
... ; save regs
lds r24,cars
lds r25,cars+1
adiw r24,1
sts cars+1,r25
sts cars,r24
... ; restore regs
```



```
main:
...

lds r24,cars

lds r25,cars+1

rcall send

sts cars+1,__zero_reg__

sts cars,__zero_reg__
```

■ Sei cars=5 und an dieser Stelle tritt der IRQ (﴿) auf



```
main:
...

lds r24,cars
lds r25,cars+1
rcall send
sts cars+1,__zero_reg__
sts cars,__zero_reg__
```

- Sei cars=5 und an dieser Stelle tritt der IRQ (﴿) auf
 - main hat den Wert von cars (5) bereits in Register gelesen (Register → lokale Variable)



```
main:
...

lds r24,cars

lds r25,cars+1

rcall send

sts cars+1,__zero_reg__

sts cars,__zero_reg__
```

```
INT2_vect:
... ; save regs

lds r24,cars
lds r25,cars+1
adiw r24,1
sts cars+1,r25
sts cars,r24
... ; restore regs
```

- Sei cars=5 und an dieser Stelle tritt der IRQ (﴿) auf
 - main hat den Wert von cars (5) bereits in Register gelesen (Register → lokale Variable)
 - INT2_vect wird ausgeführt
 - Register werden gerettet
 - cars wird inkrementiert → cars=6
 - Register werden wiederhergestellt



SPiC (SS 22)

20 - 4

```
main:
...
lds r24,cars
lds r25,cars+1
rcall send
sts cars+1,__zero_reg__
sts cars,__zero_reg__
```

```
INT2_vect:
    ; save regs
    lds r24,cars
    lds r25,cars+1
    adiw r24,1
    sts cars+1,r25
    sts cars,r24
    ; restore regs
```

- Sei cars=5 und an dieser Stelle tritt der IRQ (﴿) auf
 - main hat den Wert von cars (5) bereits in Register gelesen (Register → lokale Variable)
 - INT2_vect wird ausgeführt

SPiC (SS 22)

- Register werden gerettet
- cars wird inkrementiert → cars=6
- Register werden wiederhergestellt
- main übergibt den veralteten Wert von cars (5) an send



```
main:
...
lds r24,cars
lds r25,cars+1
rcall send
sts cars+1,__zero_reg__
sts cars,__zero_reg__
```

```
INT2_vect:
... ; save regs
lds r24,cars
lds r25,cars+1
adiw r24,1
sts cars+1,r25
sts cars,r24
... ; restore regs
```

- Sei cars=5 und an dieser Stelle tritt der IRQ (﴿) auf
 - main hat den Wert von cars (5) bereits in Register gelesen (Register → lokale Variable)
 - INT2_vect wird ausgeführt
 - Register werden gerettet
 - cars wird inkrementiert → cars=6
 - Register werden wiederhergestellt
 - main übergibt den veralteten Wert von cars (5) an send
 - main nullt cars ~ 1 Auto ist "verloren" gegangen



```
main:
    ...
    lds r24,cars
    lds r25,cars+1
    rcall send
    sts cars+1,__zero_reg__
    sts cars,__zero_reg__
```

```
INT2_vect:
... ; save regs
lds r24,cars
lds r25,cars+1
adiw r24,1
sts cars+1,r25
sts cars,r24
... ; restore regs
```



```
main:

lds r24, cars
lds r25, cars+1
rcall send
sts cars+1,__zero_reg___ 

sts cars,__zero_reg___ 

...
```

```
INT2_vect:
... ; save regs
lds r24,cars
lds r25,cars+1
adiw r24,1
sts cars+1,r25
sts cars,r24
... ; restore regs
```

Sei cars=255 und an dieser Stelle tritt der IRQ (﴿) auf



```
main:
   lds r24.cars
   lds r25, cars+1
   rcall send
   sts cars+1,__zero_reg_
sts cars,__zero_reg__
```

```
INT2 vect:
                    save regs
 lds r24.cars
 lds r25, cars+1
 adiw r24,1
 sts cars+1,r25
  sts cars, r24
                   : restore reas
```

- Sei cars=255 und an dieser Stelle tritt der IRQ (4) auf
 - main hat bereits cars=255 Autos mit send gemeldet



(C) kls

```
main:
...
lds r24,cars
lds r25,cars+1
rcall send
sts cars+1,__zero_reg___ 
...
```

```
INT2_vect:
... ; save regs
lds r24,cars
lds r25,cars+1
adiw r24,1
sts cars+1,r25
sts cars,r24
... ; restore regs
```

- Sei cars=255 und an dieser Stelle tritt der IRQ (﴿) auf
 - main hat bereits cars=255 Autos mit send gemeldet
 - main hat bereits das High-Byte von cars genullt
 - cars=255, cars.lo=255, cars.hi=0



```
main:
  lds r24.cars
  lds r25.cars+1
   rcall send
  sts cars+1,__zero_reg_sts cars,__zero_reg__
```

```
INT2 vect:
                   ; save regs
 lds r24, cars
 lds r25, cars+1
 adiw r24,1
 sts cars+1.r25
 sts cars, r24
                     restore reas
```

- Sei cars=255 und an dieser Stelle tritt der IRQ (4) auf
 - main hat bereits cars=255 Autos mit send gemeldet
 - main hat bereits das High-Byte von cars genullt \sim cars=255. cars.lo=255. cars.hi=0
 - INT2_vect wird ausgeführt

SPiC (SS 22)

- → cars wird gelesen und inkrementiert, Uberlauf ins High-Byte
- \rightarrow cars=256, cars.lo=0, cars.hi=1



```
main:
...
lds r24,cars
lds r25,cars+1
rcall send
sts cars+1,__zero_reg___ 
...
```

```
INT2_vect:
... ; save regs
lds r24,cars
lds r25,cars+1
adiw r24,1
sts cars+1,r25
sts cars,r24
... ; restore regs
```

- Sei cars=255 und an dieser Stelle tritt der IRQ (﴿) auf
 - main hat bereits cars=255 Autos mit send gemeldet
 - main hat bereits das High-Byte von cars genullt ~ cars=255. cars.lo=255. cars.hi=0
 - INT2_vect wird ausgeführt
 - → cars wird gelesen und inkrementiert, Uberlauf ins High-Byte
 - \rightarrow cars=256, cars.lo=0, cars.hi=1
 - main nullt das Low-Byte von cars
 - \sim cars=256, cars.lo=0, cars.hi=1
 - → Beim nächsten send werden 255 Autos zu viel gemeldet



```
void main(void) {
 while(1) {
    waitsec(60);
    send(cars);
    cars = 0;
```

Wo genau ist das kritische Gebiet?



```
void main(void) {
  while(1) {
    waitsec(60);

    send(cars);
    cars = 0;
    kritisches Gebiet
}
```

- Wo genau ist das kritische Gebiet?
 - Lesen von cars und Nullen von cars müssen atomar ausgeführt werden

```
void main(void) {
  while(1) {
    waitsec(60);
    cli();
    send(cars);
    cars = 0;
    sei();
  }
}
```

- Wo genau ist das kritische Gebiet?
 - Lesen von cars und Nullen von cars müssen atomar ausgeführt werden
 - Dies kann hier mit Interruptsperren erreicht werden
 - ISR unterbricht main, aber nie umgekehrt → asymmetrische Synchronisation



```
void main(void) {
  while(1) {
    waitsec(60);
    cli();
    send(cars);
                        kritisches Gebiet
    cars = 0;
    sei();
```

- Wo genau ist das **kritische Gebiet**?
 - Lesen von cars und Nullen von cars müssen atomar ausgeführt werden
 - Dies kann hier mit **Interruptsperren** erreicht werden
 - ISR unterbricht main, aber nie umgekehrt → asymmetrische Synchronisation
 - Achtung: Interruptsperren sollten so kurz wie möglich sein
 - Wie lange braucht die Funktion send hier?
 - Kann man send aus dem kritischen Gebiet herausziehen?



SPiC (SS 22)

- Szenario, Teil 2 (Funktion waitsec())
 - Eine Lichtschranke am Parkhauseingang soll Fahrzeuge zählen
 - Alle 60 Sekunden wird der Wert an den Sicherheitsdienst übermittelt

```
static volatile int8_t event;
// TIMER1 ISR
// triggers when
// waitsec() expires

ISR(TIMER1_COMPA_vect) {
  event = 1;
}
```

Wo ist hier das Problem?



Nebenläufigkeitsprobleme (Forts.)

- Szenario, Teil 2 (Funktion waitsec())
 - Eine Lichtschranke am Parkhauseingang soll Fahrzeuge zählen
 - Alle 60 Sekunden wird der Wert an den Sicherheitsdienst übermittelt

```
static volatile int8_t event;
// TIMER1 ISR
// triggers when
// waitsec() expires

ISR(TIMER1_COMPA_vect) {
  event = 1;
}
```

- Wo ist hier das Problem?
 - **Test, ob nichts zu tun ist**, gefolgt von Schlafen, bis etwas zu tun ist



Nebenläufigkeitsprobleme (Forts.)

- Szenario, Teil 2 (Funktion waitsec())
 - Eine Lichtschranke am Parkhauseingang soll Fahrzeuge zählen
 - Alle 60 Sekunden wird der Wert an den Sicherheitsdienst übermittelt

```
void waitsec(uint8_t sec) {
                    // setup timer
  sleep_enable();
  event = 0:
  while (! event) { // wait for event
    sleep_cpu(); // until next irg
  sleep_disable();
```

```
static volatile int8 t event:
  TTMFR1 TSR
     triggers when
    waitsec() expires
ISR(TIMER1_COMPA_vect) {
  event = 1:
```

Wo ist hier das Problem?

SPiC (SS 22)

■ Test, ob nichts zu tun ist, gefolgt von Schlafen, bis etwas zu tun ist



Nebenläufigkeitsprobleme (Forts.)

- Szenario, Teil 2 (Funktion waitsec())
 - Eine Lichtschranke am Parkhauseingang soll Fahrzeuge zählen
 - Alle 60 Sekunden wird der Wert an den Sicherheitsdienst übermittelt

static volatile int8_t event;
// TIMER1 ISR
// triggers when
// waitsec() expires

ISR(TIMER1_COMPA_vect) {
 event = 1;
}

- Wo ist hier das Problem?
 - Test, ob nichts zu tun ist, gefolgt von Schlafen, bis etwas zu tun ist
 - → Potentielle Lost-Wakeup-Anomalie



```
static volatile int8_t event;
// TIMER1 ISR
// triggers when
// waitsec() expires

ISR(TIMER1_COMPA_vect) {
   event = 1;
}
```

Angenommen, an dieser Stelle tritt der Timer-IRQ (½) auf

- Angenommen, an dieser Stelle tritt der Timer-IRQ (﴿) auf
 - waitsec hat bereits festgestellt, dass event nicht gesetzt ist



- Angenommen, an **dieser Stelle** tritt der Timer-IRQ (﴿) auf
 - waitsec hat bereits festgestellt, dass event nicht gesetzt ist
 - ISR wird ausgeführt → event wird gesetzt



- Angenommen, an dieser Stelle tritt der Timer-IRQ (🛊) auf
 - waitsec hat bereits festgestellt, dass event nicht gesetzt ist
 - ISR wird ausgeführt ~> event wird gesetzt
 - Obwohl event gesetzt ist, wird der Schlafzustand betreten
 - → Falls kein weiterer IRQ kommt, Dornröschenschlaf





```
static volatile int8_t event;
// TIMER1 ISR
// triggers when
// waitsec() expires

ISR(TIMER1_COMPA_vect) {
   event = 1;
}
```

Wo genau ist das kritische Gebiet?



⊕ kls

Lost-Wakeup: Dornröschenschlaf verhindern

```
static volatile int8_t event;
   void waitsec(uint8_t sec) {
                         // setup timer
      sleep_enable();
                                                  TTMFR1 TSR
                                                     triggers when
      event = 0:
                                                     waitsec() expires
5
      while (! event) {
6
                                               ISR(TIMER1_COMPA_vect) {
                           kritisches Gebiet
                                                  event = 1:
        sleep_cpu();
8
9
10
11
      sleep_disable();
12
13
```

- Wo genau ist das kritische Gebiet?
 - Test auf Vorbedingung und Betreten des Schlafzustands (Kann man *das* durch Interruptsperren absichern?)



Lost-Wakeup: Dornröschenschlaf verhindern

```
void waitsec(uint8_t sec) {
                          // setup timer
      sleep_enable();
      event = 0:
      cli();
5
      while (! event) {
6
        sei();
                            kritisches Gebiet
        sleep_cpu();
        cli();
10
      sei();
11
      sleep_disable();
12
13
```

```
static volatile int8_t event;
// TIMER1 ISR
// triggers when
// waitsec() expires

ISR(TIMER1_COMPA_vect) {
   event = 1;
}
```

- Wo genau ist das kritische Gebiet?
 - Test auf Vorbedingung und Betreten des Schlafzustands (Kann man *das* durch Interruptsperren absichern?)
 - Problem: Vor sleep_cpu() müssen IRQs freigegeben werden!



Lost-Wakeup: Dornröschenschlaf verhindern

```
void waitsec(uint8_t sec) {
                          // setup timer
      sleep_enable();
      event = 0:
      cli();
5
      while (! event) {
6
        sei();
                            kritisches Gebiet
        sleep_cpu();
        cli();
10
      sei();
11
      sleep_disable();
12
13
```

```
static volatile int8_t event;
// TIMER1 ISR
// triggers when
// waitsec() expires

ISR(TIMER1_COMPA_vect) {
   event = 1;
}
```

- Wo genau ist das kritische Gebiet?
 - Test auf Vorbedingung und Betreten des Schlafzustands (Kann man *das* durch Interruptsperren absichern?)
 - Problem: Vor sleep_cpu() müssen IRQs freigegeben werden!
 - Funktioniert dank spezieller Hardwareunterstützung:
 - → Befehlssequenz sei, sleep wird von der CPU atomar ausgeführt



Zusammenfassung

- Interruptbearbeitung erfolgt asynchron zum Programmablauf
 - ullet Unerwartet \sim Zustandssicherung im Interrupt-Handler erforderlich
 - Quelle von Nebenläufigkeit ~ Synchronisation erforderlich
- Synchronisationsmaßnahmen
 - Gemeinsame Zustandsvariablen als volatile deklarieren (immer)
 - Zustellung von Interrupts sperren: cli, sei (bei nichtatomaren Zugriffen, die mehr als einen Maschinenbefehl erfordern)
 - Bei längeren Sperrzeiten können IRQs verloren gehen!
- Nebenläufigkeit durch Interrupts ist eine sehr große Fehlerquelle
 - Lost-Update und Lost-Wakeup Probleme
 - indeterministisch → durch Testen schwer zu fassen
- Wichtig zur Beherrschbarkeit: **Modularisierung**



 Interrupthandler und Zugriffsfunktionen auf gemeinsamen Zustand (static Variablen!) in eigenem Modul kapseln.

