

Echtzeitsysteme

Übungen zur Vorlesung

Analyse von Ausführungszeiten

Simon Schuster **Peter Wägemann**

Friedrich-Alexander-Universität Erlangen-Nürnberg (FAU)
Lehrstuhl für Informatik 4 (Verteilte Systeme und Betriebssysteme)
https://www4.cs.fau.de

Sommersemester 2022



Übersicht

1 Rekapitulation: Worst-Case Execution Time

2 Ausflug: Cache-Analyse
■ Grundlagen
■ Beispiel: LRU-Cache

3 WCET-Analyse auf dem EZS-Board
■ GPIOs
■ aiT



Übersicht


1 Rekapitulation: Worst-Case Execution Time

2 Ausflug: Cache-Analyse
■ Grundlagen
■ Beispiel: LRU-Cache

3 WCET-Analyse auf dem EZS-Board
■ GPIOs
■ aiT



Worst-Case Execution Time



- Eine entscheidende Größe für:
 - Statische **Ablaufplanung**
 - **Planbarkeitsanalyse**
 - **Übernahmeprüfung**
 - ...




Es geht um den **schlimmsten Fall** (engl. *worst case*)

→ Obere Schranke für **alle** Fälle



Wiederholung: Einflüsse auf die Ausführungszeit



- 1 **Applikation:** Eingabedaten, ...
- 2 **Hardware:** Caches, Pipelining, ...
- 3 **Scheduling:** Höherpriorie Aufgaben, Interrupts, Overheads, ...




WCET-Analyse – Flusssensitive Informationen

Beispiel

```

1 void func(int a) { // entry
2   if (a % 2) {
3     f(); // if.then0
4   }
5   ++a; // if.end0
6
7   if(a % 2) {
8     g(); // if.then1
9   }
10  ... // if.end1
11 }
    
```

- T-Graph aus Kontrollflussgraph abgeleitet
- Worst Case == maximaler Fluss durch T-Graph
- Nebenbedingungen des Flussproblems:
 - $freq(entry) = freq(if.then0) + freq(if.false0)$
 - $freq(if.then0) + freq(if.false0) = freq(if.end0)$
 - ...
- Nebenbedingungen werden für Integer Linear Program (ILP) verwendet:
Zielfunktion:



$$max : cost(entry) \cdot freq(entry) + cost(if.then0) \cdot freq(if.then0) + \dots$$




WCET-Analyse – Flusssensitive Informationen

Pessimistische Annahmen der IPET

```

1 void func(int a) { // entry
2   if (a % 2) {
3     f(); // if.then0
4   }
5   ++a; // if.end0
6
7   if(a % 2) {
8     g(); // if.then1
9   }
10  ... // if.end1
11 }
    
```



- Für jeden Basis Block: WCET notwendig
- Schleifengrenzen notwendig
- Struktureller Ansatz: *nicht kontextsensitiv*
- Im Beispiel: *beide Pfade* aufgenommen
⇒ **pessimistische Annahme**
- *Nachträgliche* Reduktion dieser Überabschätzung
↳ **abstrakte Interpretation** ~ VEZS



WCET eines Basis Blocks?

Wiederholung aus der Vorlesung



Grundproblem: Ausführungszyklen von Instruktionen zählen

<pre> _getop : link a6,#0 // 16 Zyklen moveml #0x3020 ,sp@- // 32 Zyklen movel a6@(8) ,a2 // 16 Zyklen movel a6@(12) ,d3 // 16 Zyklen </pre>	<ul style="list-style-type: none"> ■ Ergebnis: $e_{getop} = 80$ Zyklen ■ Annahmen: <ul style="list-style-type: none"> - Obere Schranke für jede Instruktion - Obere Schranke der Sequenz durch Summation
---	--

Quelle: Peter Puschner [2]



Äußerst pessimistisch und zum Teil falsch

- **Falsch** für mit *Laufzeitanomalien* behaftete Systeme
 - (intuitive) Annahmen über Worst-Case-Verhalten verletzt
 - Lokales Maximum führt nicht zwingend zu globalem Maximum
- **Pessimistisch** für *moderne Prozessoren*
 - Pipeline, Cache, Branch Prediction, Prefetching, ... haben großen Anteil an der verfügbaren Rechenleistung heutiger Prozessoren
 - Blanke Summation einzelner WCETs ignoriert diese Maßnahmen



Hardware-Analyse

Wiederholung aus der Vorlesung

- Hardware-Analyse teilt sich in verschiedene Phasen
 - Aufteilung ist nicht dogmenhaft festgeschrieben
- Integration von Pfad- und Cache-Analyse
 - Pipeline-Analyse
 - Wie lange dauert die Ausführung der Instruktionssequenz?
 - Cache- und Pfad-Analyse sowie WCET-Berechnung
 - Cache-Analyse wird direkt in das Optimierungsproblem integriert
- Separate Pfad- und Cache-Analyse
 - Cache-Analyse
 - Kategorisiert Speicherzugriffe mit Hilfe einer Datenflussanalyse
 - Pipeline-Analyse
 - Ergebnisse der Cache-Analyse werden anschließend berücksichtigt
 - Pfad-Analyse und WCET-Berechnung



Übersicht

- Rekapitulation: Worst-Case Execution Time
- Ausflug: Cache-Analyse
 - Grundlagen
 - Beispiel: LRU-Cache
- WCET-Analyse auf dem EZS-Board
 - GPIOs
 - aiT



Grundlagen der Cache-Analyse [3, Kapitel 22]

Wiederholung aus der Vorlesung

- Cache: ein kleiner, schneller Zwischenspeicher
 - Zugriffszeiten variieren je nach Zustand des Caches enorm:
 - Treffer (engl. *hit*), Daten/Instruktion sind im Cache $\sim e_h$
 - Fehlschlag (engl. *miss*), Daten/Instruktion sind nicht im Cache $\sim e_m$
- Hits sind schneller als Misses: $e_m \gg e_h$
 - Strafe liegt schnell bei > 100 Taktzyklen
- Eigenschaften von Caches mit Einfluss auf deren Analyse
 - Typ
 - Cache für Instruktionen
 - Cache für Daten
 - kombinierter Cache für Instruktionen und Daten
 - Auslegung
 - direkt abgebildet (engl. *direct mapped*)
 - vollasoziativ (engl. *fully associative*)
 - satz- oder mengenassoziativ (engl. *set associative*)
 - Zeileneretzungsstrategie
 - engl. *(pseudo) least recently used*, (Pseudo-)LRU
 - engl. *(pseudo) first in first out*, (Pseudo-)FIFO




Ergebnisse der Cache-Analyse

- Wissen ob eine Instruktion / ein Datum im Cache ist, oder nicht:
 - must**, die Instruktion ist **garantiert im Cache**
 - man kann immer die schnellere Ausführungszeit e_h annehmen
 - wird für die Vorhersage von Treffern verwendet
 - may**, die Instruktion ist **vielleicht im Cache**
 - ist dies nicht der Fall, muss man die Ausführungszeit e_m annehmen
 - wird für die Vorhersage von Fehlschlägen verwendet
 - persistent**, die Instruktion **verbleibt im Cache**
 - erster Zugriff ist ein Fehlschlag, alle weiteren sind Treffer
 - erster Zugriff: e_m , weitere Zugriffe: e_h
 - ist besonders für Schleifen interessant, die den Cache „füllen“



Beispiel: LRU-Cache, 4-fach assoziativ

LRU = „least recently used“ – Das älteste Element fliegt raus!




- Caches werden häufig in **Sätze** (engl. *cache set*) unterteilt
 - Ein *n*-fach assoziativer Cache besitzt pro Satz *n* Cache-Blöcke
 - Aufnahme von *n* konkurrierende Speicherstellen pro Satz möglich
 - Inhalt und Verwaltungsinformation (bei LRU das Alter des Blocks) werden sowohl bei Treffern als auch bei Fehlschlägen aktualisiert
- Konkrete Semantik des Caches

- must-Analyse und may-Analyse approximieren diese konkrete Semantik:
 - must** Obergrenze des Alters \rightsquigarrow Unterapproximation des Inhalts
 - Obergrenze \leq Assoziativität \rightsquigarrow garantiert im Cache
 - may** Untergrenze des Alters \rightsquigarrow Überapproximation des Inhalts
 - Untergrenze $>$ Assoziativität \rightsquigarrow garantiert nicht im Cache

Beispiel: LRU-Cache, Zugriff auf eine Speicherstelle


- Annäherung des Cache-Verhaltens durch must- und may-Approximation: Aktualisierung von Inhalt und Verwaltungsinformation



Wie funktioniert nun die Cache-Analyse?


Die Analyse ist eine Datenflussanalysen [1, Kapitel 8]

- 1 sammle Information in den Grundblöcken
 - Speicherzugriffe (s. Folie V/14)
 - man bestimmt die Übertragungsfunktion (engl. *transfer function*) des Grundblocks
- 2 die Information wird über ausgehende Kanten weiterverteilt
 - Eingabe für die Übertragungsfunktion der folgenden Grundblöcke
- 3 fließt der Kontrollfluss wieder zusammen, wird auch die Information verschmolzen
 - Verschmelzungsoperatoren




Verschmelzungsoperatoren für must- und may-Analyse

Verschmelzungsoperatoren für must- und may-Analyse



Beispiel: must-Analyse für LRU



Hier ist leider keine Vorhersage von Treffern möglich ☹️

Praxisrelevante Cache-Implementierungen

Cache-Analyse mithilfe einer Datenflussanalyse funktioniert für **mengenassoziative Caches mit LRU** sehr gut

→ Zugriffe auf unterschiedliche Cache-Zeilen beeinflussen sich nicht

- Beispiel TriCore: 2-fach assoziativer LRU-Cache

Es kommen auch andere Strategien zum Einsatz:

→ Im Durchschnitt ähnliche Leistung wie LRU, **weniger vorhersagbar**

- **Pseudo-LRU**

- Cache-Zeilen werden als Blätter eines Baums verwaltet
- must-Analyse **eingeschränkt brauchbar**, may-Analyse **unbrauchbar**
- Beispiel: PowerPC 750/755

- **Pseudo-Round-Robin**

- 4-fach mengenassoziativer Cache mit **einem** 2-bit Ersetzungszähler
- must-Analyse **kaum**, may-Analyse **überhaupt nicht brauchbar**
- Beispiel: Motorola Coldfire 5307

Keine belastbaren Aussagen zum STM32F429

Übersicht

1 Rekapitulation: Worst-Case Execution Time

2 Ausflug: Cache-Analyse

- Grundlagen
- Beispiel: LRU-Cache

3 WCET-Analyse auf dem EZS-Board

- GPIOs
- aiT

GPIO

General Purpose Input/Output

- Pins eines Mikrochips zur *freien Verwendung*
- Konfigurierbar als Ein-/Ausgang
- Teilweise pegelfest bis 5 V
→ Mikrocontroller-Handbuch lesen ☺
- Zugriff über
 - spezielle Speicheradressen
 - Spezialanweisungen

Ansteuerung

```
void ezs_gpio_set(bool) //PD12
```


Auswertung

Oszilloskop




Startansicht

AbsInt aiT




Projektdateien

AbsInt aiT




Projektdateien annotieren

AbsInt aiT




Neue Analyse anlegen

AbsInt aiT




Neue Analyse anlegen

AbsInt aiT




Neue Analyse anlegen

AbsInt aiT




Analyseparameter

AbsInt aiT




Analyse starten

AbsInt aiT



Analyse untersuchen

AbsInt aiT




§, PW EZS (SS22) – Kapitel V WCET-Analyse
4 WCET-Analyse auf dem EZS-Board–4.2 aiT

29/39

Analyse untersuchen

AbsInt aiT



§, PW EZS (SS22) – Kapitel V WCET-Analyse
4 WCET-Analyse auf dem EZS-Board–4.2 aiT

30/39

Annotationen

CPU-Takt

- aiT gibt Zeitmessungen zunächst nur in Takten aus
- Taktrate angeben \leadsto tatsächliche Zeit

Beispiele:

```
clock: 84MHz;  
clock: 83.95 .. 84.05 MHz;
```

§, PW EZS (SS22) – Kapitel V WCET-Analyse
4 WCET-Analyse auf dem EZS-Board–4.2 aiT

31/39

Annotationen

Zeit annotieren

- Manche Codestücke sind nicht analysierbar
→ Ausführungszeit annotieren
- 🧠 Natürlich nur sinnvoll, wenn WCET bereits bekannt

Beispiel:

```
routine "even"{  
  not analyzed;  
  takes: 150 cycles;  
}  
  
# exclude code as far as specified program points  
instruction ProgramPoint snippet {  
  continue at: ProgramPoint1 , PP2 , ... , PPn;  
  not analyzed;  
  takes: 10 cycles;  
}
```

§, PW EZS (SS22) – Kapitel V WCET-Analyse
4 WCET-Analyse auf dem EZS-Board–4.2 aiT

32/39


Annotationen

Schleifen automatisch analysieren

- Genaue Anzahl von Schleifendurchläufen zu bestimmen ist teuer
- ☞ aiT versucht standardmäßig nur zwei Durchläufe zu interpretieren
- Lohnt sich jedoch manchmal
- ☞ aiT mehr Freiheiten für die Analyse geben

Beispiel:

```
loop "function.L1" mapping {
  default unroll: 100;
}
```



Annotationen

Schleifen von Hand begrenzen

- Grenzen von Hand spezifizieren

Beispiele:

```
loop "function.L1" { bound: 0 .. 10 end; }
loop "function.L1" { bound: 10 begin; }
loop "function.L1" { bound: 10 .. inf end; }
loop "function.L1" { takes 20 ms; }
```

- Grenzen in Abhängigkeit von Registern spezifizieren


Beispiele:

```
loop "function.L1" {
  bound: 0 .. floor((reg("r0") - reg("r1")) / 4);
}
```



Annotationen

Toolunterstützung



- ☞ Die Herausforderung ist nicht die Syntax, sondern das Finden (präziser) Schleifengrenzen



Annotationen

Kontextsensitive Schleifenannotationen

Problem:

```
if (C) {
  A(); // Vorbedingungen für Schleife in R()
  R();
} else {
  B(); // Andere Vorbedingungen für R()
  R();
}
```

Lösung:

```
// Annotations-"Variable" rmax definieren
routine "A" { enter with: user("rmax") = 10; }
routine "B" { enter with: user("rmax") = 20; }
// "Variable" in Annotation nutzen
loop "R.L1" { bound: 0 .. user("rmax"); }
```



aiT ist oft nicht in der Lage
Rekursionen zu analysieren
→ Grenzen von Hand spezifizieren

Problem:

```
int fib(int n) {  
    if (n <= 1)  
        return n;  
    return fib(n-1)  
        + fib(n-2);  
}
```

Beispiele:

```
routine "fib" { recursion bound: 0 .. 10; }  
routine "fib" { recursion bound: 10; }  
routine "fib" { recursion bound: 5 .. 10; }
```

■ Weitere Annotationen im Hilfe-Menü des aiT

→ „AIS2 quick reference“



- [1] Steven S. Muchnick.
Advanced compiler design and implementation.
Morgan Kaufmann Publishers Inc., San Francisco, CA, USA, 1997.
- [2] Peter Puschner.
Zeitanalyse von Echtzeitprogrammen.
PhD thesis, Technische Universität Wien, Institut für Technische Informatik, Treitlstr. 1-3/182-1,
1040 Vienna, Austria, 1993.
- [3] Reinhard Wilhelm.
Embedded systems.
<http://react.cs.uni-sb.de/teaching/embedded-systems-10-11/lecture-notes.html>,
2010.
[Lecture Notes.](#)

