Betriebssystemtechnik

Adressräume: Trennung, Zugriff, Schutz

V. Seitenadressierung

Wolfgang Schröder-Preikschat

24. Mai 2022



Gliederung

Einleitung Virtueller Speicher

Seitenadressierung Allgemeines Abbildung

Übersetzungspuffer Prinzip Spülungssteuerung

Zusammenfassung



- den Anschein eines einzigen großen Hauptspeichers erwecken
 - die erste publizierte *Dokumentation* (1957) des Konzeptes ist [3]
 - Entwurfsgrundsätze, Programmierschnittstelle, detaillierte logische Struktur
 - Ideen deren Umsetzung als Rechner noch einige Zeit benötigten [7]
 - die erste Implementierung (1962) wurde mit Atlas [8] vorgestellt
 - wortorientierte Machine, mit 48 Bits pro Wort \sim 6 Bytes
 - zweigeteilter Zentralspeicher (central store) bestehend aus:

Kernspeicher (core store) 4 \times 4096 Wörter \sim 98 304 Bytes Trommelspeicher (drum store) 4 \times 24 576 Wörter \sim 589 824 Bytes

- Datentransfer zwischen den Teilbereichen in Einheiten von 512 Wörtern:
 - Block (block) im Trommelspeicher \sim 192 Blöcke Seite (page) im Kernspeicher \sim 32 Seiten
- pro Seite ein Register, um einen Block zu adressieren \mapsto "Seitendeskriptor"
- beim Zugriff auf den Zentralspeicher werden die Seitenadressregister nach der in der Zugriffsadresse kodierten Blockadresse durchsucht

Treffer Zugriff auf die korrespondierende Seite im Kernspeicher ist gültig sonst Ausführung einer Behandlungsroutine im Festspeicher (fixed store)



Atlas, 1962 Kilburn





Paging

ein mehrdeutiger Begriff für etwas, das die Seite (page) als Element der Strukturierung eines Adressraums oder des Speichers nutzt:¹

Seitenadressierung • eine Menge von Seiten mit Adressen versehen

• eine Seite im Arbeitsspeicher "gezielt ansprechen"

Seitennummerierung • das Nummerieren einer Seite

Seiten mit fortlaufenden Nummern versehen

Seitenumlagerung • eine Seite in der Speicherhierarchie anders lagern gemeinhin auf eine andere Ebene in der Hierarchie

Seitenüberlagerung • eine im Hauptspeicher liegende Seite ersetzen

• einen Seitenrahmen mit einer Seite "bespannen" Seitenverfahren • eine Methode zur Verwaltung des Arbeitsspeichers

Art und Weise des Umgangs mit Seiten

Seitenwechsel • eine Seite von ihrem Ort an einen anderen bringen

Lokalität eines Prozesses im Adressraum ändern

im Fokus stehen die Adressierung von Seiten und die Techniken zur Lokalisierung einer Seite innerhalb der Speicherhierarchie

¹In alphabetischer Sortierung von gebräuchlichen Übersetzungen der damit nicht nur in deutscher Sprache — gemeinten Konzepte.



Gliederung

Einleitung Virtueller Speicher

Seitenadressierung Allgemeines Abbildung

Übersetzungspuffer Prinzip Spülungssteuerung

Zusammenfassung



Linearer (eindimensionaler) Adressraum

Seitennummerierung steht für eine Unterteilung des Adressraums in gleichgroße Einheiten und deren lineare Aufzählung

- je nach Adressraumtyp werden diese Einheiten verschieden benannt Seite (page) im logischen/virtuellen Adressraum
 - Seitenrahmen (page frame), auch Kachel, im realen Adressraum²
- die vom Prozess generierte lineare Adresse la ist ein Tupel (p, o):
 - lacksquare p ist eine Seitennummer (page number) im Adressraum $[0,2^N-1]$
 - Wertebereich für $p = [0, (2^N \operatorname{div} 2^O) 1]$
 - o ist der Versatz (offset, displacement) innerhalb von Seite p
 - Wertebereich für $o = [0, 2^O 1]$
 - \hookrightarrow mit O << N und 2^O auch Seitengröße (in Bytes): typisch ist $2^{12} = 4096$
- tabellengesteuerte Abbildung von *la* mit *p* als Seitenindex

²Hilfe: Die Bindung zwischen der Seite eines logischen Adressraums und einer Kachel ist eher fest – Seitenumlagerung (*swapping*) ist selten –, die zwischen der Seite eines virtuellen Adressraums und eines Seitenrahmens ist eher lose.



Seitennummer bzw. Seitenindex identifizieren die die Adressabbildung steuernde und von der Hardware (MMU) vorgegebene Datenstruktur


typischerweise umfassen die darin gebündelten Informationen:

Attribute Schreibschutzbit

- Kachel-/Seitenrahmennummer
 seitenausgerichtete reale Adresse

 - Präsenzbit
 - Referenzbit³
 - Modifikationsbit³
- je nach Hardware und Adressraummodell gibt es weitere Attribute
 - Privilegstufe, Seiten(rahmen)größe, Spülungssteuerung (TLB), ...
 - Betriebssysteme definieren pro Seitendeskriptor oft weitere Attribute, die im Schatten der Seiten-Kachel-Tabelle gehalten werden müssen
- Seitendeskriptor des Betriebssystems in der "shadow page table"
 - die Struktur des Seitendeskriptors der Hardware ist unveränderlich







```
Ersetzungsstrategie [9]:
   struct ia32pd {
1
     unsigned pd_present:1;
                                        FIFO • Einlagerungszeit
3
     unsigned pd_writeable:1;
                                              Zeitstempel
     unsigned pd_supervisor:1;
4
                                         LFU

    Zugriffshäufigkeit

     unsigned pd_through:1;
                                              7ähler
     unsigned pd_uncached:1;
6
                                         LRU • second chance . . .
     unsigned pd_referenced:1;
     unsigned pd_modified:1;
                                        braucht Zusatzattribute
8
     unsigned pd_index:1;
g
     unsigned pd_global:1;
                                        struct ia32pd_shadow {
10
     unsigned pd_avail:3;
                                           time_t
                                                    spd_loaded;
11
                                     2
     unsigned pd_frame:20;
                                          unsigned spd_count;
12
   }; /* PTE */
                                        };
13
                                            [PTECOUNT]:
1
   struct ia32pd
                          pagetable
   struct ia32pd_shadow pagetable_shadow[PTECOUNT];
```

beachte: ein Tabellenpaar pro Adressraum bzw. Prozessinkarnation



Auslagerung einer Seite bringt eine neue Verortung mit sich, über die Buch geführt werden muss


- ein weiterer möglicher Fall für einen Schattendeskriptor oder
 - wenn die Ortsinformation keinen Platz im realen Seitendeskriptor findet
 - weil sie zu groß ist oder der Deskriptoraufbau eine Aufnahme erschwert
 - Adresse im Hintergrundspeicher ggf. sogar entfernter Hauptspeicher
- der reale Seitendeskriptor ist passend auch dafür ausgelegt, IA-32:

31 für Betriebssystemzwecke verfügbar

- ist das Präsenzbit 0, werden Bits [1..31] nicht von der MMU genutzt
- bei Wiedereinlagerung sind "logisch invariante" Attribute zu beachten dies betrifft Bits [1..11], deren Werte bei Auslagerung ggf. zu sichern sind
 - genauer: Bits [1..4] und [7..11]; Bits [5..6] sind "klebrige" Bits⁴
 - ⁴Bits [10..11] mit Bits [5..6] getauscht wäre "betriebssystemfreundlicher".



Seitenbasierte Adressierung: einstufig



ra = (SKT[la / PSIZE].pd_frame * PSIZE) | (la % PSIZE)




Adressbreite des Prozessors und Seitengröße⁵ haben großen Einfluss auf den Umfang der Seiten-Kachel-Tabelle

- Annahme: 32-Bit Maschine, 4 KiB Seite, 32-Bit Seitendeskriptor
 - Tabellengröße: $2^{32}/2^{12} = 2^{20}$ Einträge, einer pro Seite/Seitendeskriptor
 - Speicherplatzbedarf pro logischen/virtuellen Adressraum:
 - Seitendeskriptor: $32/8 = 2^2 = 4$ Bytes (je 4 KiB Seiten, wie z.B. bei IA-32)
 - Tabelle: $2^{20} * 2^2 = 2^{22} = 4$ MiB
 - genauer: pro Prozessinkarnation (Linux, MacOSX, Windows)
- Systemschnappschuss: MB Air 11", 4 GiB DDR, OS X 10.8.3
 - 92 Prozesse \sim 368 MiB \sim würden ca. 9 % des Hauptspeichers sein
- beachte: 64-Bit Maschine/Seitendeskriptor, 4 KiB Seite (z.B. IA-64)
 - $2^{64}/2^{12} = 2^{52} * 2^3 = 2^{55}$ Bytes pro Tabelle \approx Petabytes
 - Ш • für große Adressräume ist die einstufige Abbildung unpraktikabel [5, 2]
- **Folge**: mehrstufige (2–5), invertierte oder segmentierte Tabellen



Seitenbasierte Adressierung: zweistufig



```
SKT = SVZ[ la / (PTECOUNT * PSIZE)].pd_frame * PSIZE
ra = (SKT[(la % (PTECOUNT * PSIZE)) / PSIZE].pd_frame * PSIZE) | (la % PSIZE)
```



Diskussion II


- Annahme wie auf S. 13, aber 10-Bit Verzeichnis- und Seitennummer
 - Größe der Verzeichnistabelle: $2^{10} = 1024$ Einträge je 4 Bytes ~ 4 KiB
 - Größe der Seiten-Kachel-Tabelle: dito ~ 4 KiB
 - \rightarrow 2 * 4 = 8 KiB pro 2^{10} * 2^{12} = 2^{22} = 4 MiB Adressraumabschnitt
- $1 < n \le 2^{10}$ Seitentabellen pro Adressraum bzw. Prozessinkarnation
 - die Tabellenanzahl wird von verschiedenen Faktoren beeinflusst:
 - getrennte Abbildung verschiedener Text-/Datenbereiche eines Programms
 - Einblendung des aktuellen Benutzeradressraums in den Kernadressraum
 - Zugriff auf gemeinsame Bibliotheken oder Speicherbereiche (inkl. E/A)⁶
 - nicht zuletzt: die statische/dynamische Größe des abzubildenden Programms
- pro (UNIX-) Prozess ergeben sich wenigstens drei Deskriptortabellen:
 - i eine Seitentabelle für die Text- und Datenbereiche des Prozesses
 - ii eine Seitentabelle für den Stapelspeicher des Prozesses
 - iii eine Verzeichnistabelle mit je einem Eintrag für diese Seitentabellen
- beachte: 64-Bit Adressen implizieren eine bis zu 5-stufige Abbildung



- ein Prozess belege 12 KiB Text, 8 KiB Daten und 8 KiB Stapel
 - Annahmen über die Hardwareorganisation wie auf S. 13 und 15
- einstufige Tabelle

0	Text
	Text
	Text
	Daten
	Daten
	ungültige
	Einträge
	Stapel
-1	Stapel

zweistufige Tabelle



- $2^{20} 7$ ungültige Einträge
 - auf 1 Tabelle

- 3063 ungültige Einträge
 - auf 3 Tabellen

Invertierte Seitentabelle

Konzept einer Abbildungstabelle für den Hauptspeicher, d.h., dem "speicherbestückten realen Adressraum"⁷

- pro Kachel/Seitenrahmen gibt es einen Deskriptor, nicht pro Seite
 - die Tabelle reflektiert den realen Adressraum, nicht logischen/virtuellen
- abgebildet wird Kachel-/Seitenrahmennummer auf Tupel (aid, p)
 - aid ist die Adressraumidentifikation (eines geladenen Programms)
 - p ist eine Seitennummer (vgl. S.7) im Adressraum aid
 - \hookrightarrow der zugehörige Tabellenindex ist die Kachel-/Seitenrahmennummer
- anstatt indizierte Adressierung mit p erfolgt die Suche nach (aid, p)
 - kritischer Faktor dabei ist die gegebene Kachel-/Seitenrahmenanzahl:
 - Assoziativregister bzw. -speicher für die Seiten-Kachel-Tabelle und/oder
 - Streuwertfunktion mit Streuwertankertabelle (hash anchor table), sowie
 - Kollisionserkennung und -behandlung (Seitendeskriptorverkettung)
 - gestreut invertierte Seitentabellen eingeführt mit IBM System/38 [5]




Linear invertierte Seitentabelle

- eine zentrale Tabelle für jeden Prozessor(kern) im System
 - alle Prozessinkarnationen teilen sich dieselbe Seiten-/Kacheltabelle
 - aid ist eine Prozessidentifiktion, um gleiche p zu unterscheiden
 - Dimensionierung nach max. Kachel-/Seitenrahmenanzahl ist kritisch:⁸
 - i 32-Bit Adressbus: $2^{32}/2^{12} = 2^{20}$ Einträge je $6 \text{ B} \sim 6 \text{ MiB}$
 - ii 44-Bit Adressbus: $2^{44}/2^{12} = 2^{32}$ Einträge je 6 B \sim 24 GiB
 - iii 50-Bit Adressbus: $2^{50}/2^{12} = 2^{48}$ Einträge je 6 B \sim 281 TiB
 - größere Seiten und/oder Größe des Hauptspeichers zu Grunde legen
 - d.h., alle speicherabgebildeten adressierbaren Entitäten der Hardware
 - Problem dabei sind Lücken im realen Adressraum zwischen den Entitäten
 - → beachte: "Speicher" im realen Adressraum muss nicht linear angeordnet sein
- eine individuelle Tabelle für jede Prozessinkarnation → variabel
 - Prozesswechsel bedingt Tabellenumschaltung ggf. TLB-Spülung (S. 25)
 - aid ist der Zeiger auf die Seiten-Kachel-Tabelle der Prozessinkarnation
 - die Tabellengröße richtet sich nach der Größe des Prozessadressraums




⁸ Jeder Eintrag für $(aid, p) \mapsto 2 + 4$ Bytes angenommen.





Seitenbasierte Adressierung: gestreut invertiert





Zielkonflikt zwischen Speicherbedarfs- und Leistungsminimierung zur tabellengesteuerten Umsetzung des Abbildungsprozesses

speicherschonende und rechenintensive Repräsentation

Tabellenorganisation	Betriebssystem	Prozessor (MMU)
mehrstufig	komplex	komplex
gestreut invertiert	einfach	komplex
variabel linear invertiert	einfach	komplex

speicherintensive und bedingt rechenschonende Repräsentation

Tabellenorganisation	Betriebssystem	Prozessor (MMU)
einstufig	einfach	einfach
linear invertiert	einfach	komplex



Gliederung

Einleitung
Virtueller Speicher

Seitenadressierung Allgemeines Abbildung

Übersetzungspuffer Prinzip Spülungssteuerung

Zusammenfassung



Translation Lookaside Buffer (TLB)

Zwischenspeicherung des Ergebnisses des Übersetzungsprozesses in einen als Assoziativspeicher organisierter Puffer

- erstmalig umgesetzt in IBM System/370 [6, 1]
 - segmentbasierte seitennummerierte Adressierung (31-Bit Format)⁹
 - Segment- und Seitenindex (der virtuellen Adresse) als Suchschlüssel
 - direkte Abbildung auf die Kachelnummer bei einem Treffer
 - 8 128 Puffereinträge, je nach Systemkonfiguration
- Einträge sind (Unter- oder Obermengen von) Seitendeskriptoren
 Umsetzungsfehler (lookup miss) ziehen eine Wanderung über ein oder mehrere Tabellen (table walk) nach sich
- beim hardware-geführten TLB läuft die CPU/MMU die Tabellen ab
 - der Seitenfehler kommt verzögert, bei erfolgloser Tabellenwanderung
- beim software-geführten TLB ist das eine Betriebssystemfunktion [10]
 - der Seitenfehler kommt unverzögert und unbedingt: RISC-Ansatz

 $^{^9}$ Ist das höchstwertige Bit (Bit $_0$) einer 32-Bit Adresse 1, handelt es sich um eine 31-Bit virtuelle Adresse. Ansonsten um eine 24-Bit Adresse.



Zwischenspeicher von Adressabbildungen

Übersetzungspuffer unterscheiden sich von Zwischenspeichern für Programmtext und -daten

- zwischengespeichert werden (reale) Adressen, nicht deren Inhalte
- genauer: es werden Inhalte von (Seiten-) Deskriptoren gepuffert

Kontextwechsel (zwischen Prozessen/Adressräumen) implizieren Maßnahmen zur Vereindeutigung gepufferter Einträge

- ausspülen (flush) des gesamten TLB
 - unbedingte Folge sind Zugriffsfehler durch den angeschalteten Prozess
 - ist durchaus praktikabel bei einem vergleichsweise kleinen TLB
- beschildern (tag) einzelner Einträge im TLB
 - bei zu kleinem TLB droht häufiger Überlauf und Leistungseinbuße
 - bevorzugt verdrängt werden "falsch beschilderte" Einträge
 - die nicht dem gegenwärtigen Prozess entstammen
- \hookrightarrow ein software-geführter TLB bietet viele Optionen und Flexibilität



- Adressraumbezeichner (address-space identifier, ASID)
 - identifiziert die einem TLB-Eintrag zugehörige Prozessinkarnation
 - Seitennummer und ASID-Register¹⁰ bilden den Suchschlüssel
 - z.B. Alpha, MIPS, (mancher) PowerPC und UltraSPARC
- Bereichsbezeichner (region identifier, RID)
 - Generalisierung des ASID-Schemas: mehrere RID können aktiv sein
 - führende Adressbits (virtual region number) selektieren Bereichsregister
 - z.B. IA-64 und PA-RISC
- Schutzschlüssel (protection key, PK)
 - ASID-Alternative: dienen nicht direkt der Suche nach einem TLB-Eintrag
 - assoziative Suche nach Schutzschlüsselregister (protection key register)¹⁰
 - z.B. IA-64 und PA-RISC
- Domänenbezeichner (domain identifier, DID)
 - Schutzschlüsseln sehr ähnlich, liefert jedoch viel weniger Beschilderungen
 - keine assoziative Suche, stattdessen Indizierung eines Domänenregisters
 - z.B. ARM



Gliederung

Einleitung
Virtueller Speicher

Seitenadressierung Allgemeines Abbildung

Übersetzungspuffer Prinzip Spülungssteuerung

Zusammenfassung



Resümee

- Seitenadressierung
 - linearer (eindimensionaler) Adressraum
 - Seitendeskriptoren und -tabellen
 - ein-/mehrstufige seitenbasierte Adressierung
 - Tabellenstruktur eines Prozessadressraums
 - linear/gestreut invertierte Seitentabelle und Adressierung
- Übersetzungspuffer
 - hard- und softwaregeführter TLB
 - Spülung bzw. Spülungssteuerung des TLB
 - Beschilderung von Puffereinträgen: ASID, RID, PK, DID
- Stand der Technik zur Verwaltung von Prozessadressräumen

TLB — Cache mit problematischem Merkmal

Jeder Rechenkern hat seinen eigenen TLB, deren replizierten Einträge eine mehrkernige CPU aber <u>nicht kohärent</u> hält.



Literaturverzeichnis I

- CASE, R. P.; PADEGS, A.:
 Architecture of the IBM System/370.
 In: Communications of the ACM 21 (1978), Jan., Nr. 1, S. 73–96
- [2] CHANG, A.; MERGEN, M. F.:
 801 Storage: Architecture and Programming.
 In: ACM Transactions on Computer Systems 6 (1988), Febr., Nr. 1, S. 28–50
- [3] GÜNTSCH, F.-R.: Logischer Entwurf eines digitalen Rechengeräts mit mehreren asynchron laufenden Trommeln und automatischem Schnellspeicherbetrieb, Technische Universität Berlin, Diss., März 1957
- [4] HEISER, G.: Dealing with TLB Tags or I Want to Build a System, What Can L4 Do for Me? In: ELPHINSTONE, K. (Hrsg.): Proceedings of the 2nd Workshop on Microkernels and Microkernel-Based Systems, 2001, S. 8
- HOUDEK, M. E.; MITCHELL, G. R.:
 Translating a Large Virtual Address.
 In: UTLEY, B. G. (Hrsg.): IBM System/38 Technical Developments.
 IBM General Systems Division, Dez. 1978, S. 22–24



Literaturverzeichnis II

[6] IBM CORPORATION (Hrsg.): IBM System/370 Principles of Operation. Fourth. White Plains, NY, USA: IBM Corporation, Sept. 1 1975. -GA22-7000-4, File No. S/370-01

- [7] Jessen, E.: Origin of the Virtual Memory Concept. In: IEEE Annals of the History of Computing 26 (2004), Okt.-Dez., Nr. 4, S. 71–72
- [8] KILBURN, T.; EDWARDS, D. B. G.; LANIGAN, M. J.; SUMNER, F. H.: One-Level Storage System. In: IRE Transactions on Electronic Computers EC-11 (1962), Apr., Nr. 2, S. 223-235
- [9] Schröder-Preikschat, W.; Kleinöder, J.: Systemprogrammierung. http://www4.informatik.uni-erlangen.de/Lehre/WS08/V_SP, 2008 ff.
- [10] Uhlig, R.; Nagle, D.; Stanley, T.; Mudge, T.; Sechrest, S.; Brown, R.: Design Tradeoffs for Software-Managed TLBs. In: ACM Transactions on Computer Systems 12 (1994), Aug., Nr. 3, S. 175-205

